PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-325127

(43) Date of publication of application: 22.11.2001

(51)Int.CI.

G06F 12/00

G06F 12/02

(21)Application number: 2000-147478

7.470

(71)Applicant : SONY CORP

(22)Date of filing:

15.05.2000

(72)Inventor: MATSUURA YOKO

SHIRATORI YOSHINORI

(54) ACCESS METHOD AND RECORDING OR REPRODUCING DEVICE

(57)Abstract:


PROBLEM TO BE SOLVED: To realize

recording/reproducing accesses having the high degree

of freedom to plural recording media.

SOLUTION: Plural recording media in which physical addresses are allocated to recording areas are managed in common by one logical address system. In the case of accessing the recording media by referring to the logical address system, a recording medium to be accessed out of plural recording media is discriminated from the value of a logical address to be accessed, the logical address to be accessed is converted into the physical address of the recording medium to be accessed and the recording medium to be accessed by the converted physical address. Since plural recording media are used as one recording medium of large capacity,

recording/reproducing accesses having the high degree of freedom to plural recording media can be realized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-325127 (P2001-325127A)

(43)公開日 平成13年11月22日(2001.11.22)

(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)		
G06F	12/00	501			G06F	12/00	5 0 1 A	5 B 0 6 0
		5 4 2					5 4 2 A	5 B 0 8 2
	12/02	5 7 0				12/02	570A	

審査請求 未請求 請求項の数4 OL (全 22 頁)


特願2000-147478(P2000-147478)	(71)出願人 000002185 ソニー株式会社
平成12年 5 月15日(2000.5.15)	東京都品川区北品川6丁目7番35号 (72)発明者 松浦 陽子 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (72)発明者 白鳥 美紀
	東京都品川区北品川6丁目7番35号 ソニー株式会社内 (74)代理人 100086841

(54) 【発明の名称】 アクセス方法、記録又は再生装置

(57) 【要約】

(課題) 複数の記録媒体について自由度の高い記録再 生アクセスを実現する。

【解決手段】 記録領域に対して物理アドレスが付されている複数の記録媒体に対して、1つの論理アドレス体系で共通管理するようにし、また論理アドレス体系を参照して記録媒体へのアクセスを行う際に、アクセス目的となる論理アドレスの値から複数の記録媒体のうちのアクセス対象記録媒体を判別して、アクセス目的となる論理アドレスをアクセス対象記録媒体の物理アドレスに変換し、その変換された物理アドレスにより上記アクセス対象記録媒体に対してアクセスするようにする。これにより複数の記録媒体を一つの大きな容量の記録媒体として使用し、複数の記録媒体に対して自由度の高い記録再生アクセスを実現する。



【特許請求の範囲】

【請求項1】 記録領域に対して物理アドレスが付されている複数の記録媒体に対するアクセス方法として、ファイル管理層において、上記複数の記録媒体の各物理アドレス体系を1つの論理アドレス体系で管理し、

上記論理アドレス体系を参照して記録媒体へのアクセスを行う際に、アクセス目的となる論理アドレスの値から上記複数の記録媒体のうちのアクセス対象記録媒体を判別して、アクセス目的となる論理アドレスを上記アクセス対象記録媒体の物理アドレスに変換し、その変換された物理アドレスにより上記アクセス対象記録媒体に対してアクセスすることを特徴とするアクセス方法。

【請求項2】 ファイル記録時において、記録するファイルのサイズにより、上記複数の記録媒体のうちでアクセス対象記録媒体を設定することを特徴とする請求項1に記載のアクセス方法。

【請求項3】 記録領域に対して物理アドレスが付されている複数の記録媒体に対して記録又は再生を行うことができる記録又は再生装置において、

上記複数の記録媒体の各物理アドレス体系を1つの論理 アドレス体系で管理するファイル管理手段と、

記録又は再生のためのアクセスの際に、上記論理アドレス体系を参照して得られる、アクセス目的となる論理アドレスの値から上記複数の記録媒体のうちのアクセス対象記録媒体を判別するとともに、アクセス目的となる論理アドレスを上記アクセス対象記録媒体の物理アドレスに変換するアドレス変換手段と、

上記アドレス変換手段により変換された物理アドレスに 基づいて、上記アクセス対象記録媒体に対して記録又は 再生のためのアクセスを行うアクセス手段と、

を備えたことを特徴とする記録又は再生装置。

【請求項4】 ファイル記録時において、記録するファイルのサイズにより、上記複数の記録媒体のうちでアクセス対象記録媒体を設定する設定手段をさらに備えたことを特徴とする請求項3に記載の記録又は再生装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、記録領域に対して 物理アドレスが付されている複数の記録媒体に対するア クセス方法、及び記録又は再生装置に関し、特に記録媒 体に対するアクセスを行う情報処理装置への適用に好適 なものである。

[0002]

【従来の技術】パーソナルコンピュータやPDA(Personal Digital Assistants:携帯情報機器)などの情報処理装置においては、HDD(Hard Disc Drive)、光ディスク、光磁気ディスク、磁気ディスク、メモリカードなどの各種の記録媒体に対するファイル等の記録/再生が行われる。

[0003]

【発明が解決しようとする課題】ところで各種記録媒体は、それぞれ記録容量やアクセス性などの特徴に応じて使い分けられているが、情報処理装置においてメモリカードなどの可搬型記録媒体を拡張的な記録領域などとして利用する場合に、より自由度の高い使用性が求められている。例えば複数のメモリカードを用いることにより、メモリカードーつの容量を超えて大きな記録空間として使用できることが求められる。

[0004]

【課題を解決するための手段】本発明はこのような状況 に鑑みて、複数の記録媒体を有効かつ自由に使用できる ようにすることを目的とする。

【0005】このために本発明では、記録領域に対して 物理アドレスが付されている複数の記録媒体に対するア クセス方法として、ファイル管理層において上記複数の 記録媒体の各物理アドレス体系を1つの論理アドレス体 系で管理し、上記論理アドレス体系を参照して記録媒体 へのアクセスを行う際に、アクセス目的となる論理アド レスの値から上記複数の記録媒体のうちのアクセス対象 記録媒体を判別して、アクセス目的となる論理アドレス を上記アクセス対象記録媒体の物理アドレスに変換し、 その変換された物理アドレスにより上記アクセス対象記 録媒体に対してアクセスするようにする。つまり複数の 記録媒体を1つの論理アドレス体系で共通管理するこ と、換言すれば一つの大きな容量の記録媒体として使用 できるようにする。またファイル記録時において、記録 するファイルのサイズにより、上記複数の記録媒体のう ちでアクセス対象記録媒体を設定するようにもする。つ まり、ファイルサイズに応じて記録媒体を決定し、例え ば一つのファイルが複数の記録媒体に分散して記録され ないようにするなどの記録動作も実現可能とする。

【0006】また本発明の記録又は再生装置としては、複数の記録媒体の各物理アドレス体系を1つの論理アドレス体系で管理するファイル管理手段と、記録又は再生のためのアクセスの際に、上記論理アドレス体系を参加して得られる、アクセス目的となる論理アドレスな媒体のうちのアクセス対象記録媒体のうちのアクセス対象記録媒体の物理アドレスに変換す段と、上記アドレス変換手段により変換手段と、上記アドレス変換手段により変換を11といるでは対して記録又は再生のためのアクセスを行う記録媒体に対して記録又は再生のためのアクセスを行う記録媒体に対して記録又は再生のためのアクセスを行う記録媒体に対して記録ではある。またファイル記録媒体に対して記録ではある。またファイル記録はないに対して記録である。またファイル記録は、記録するファイルのサイズにより、上記複数にまりにでアクセス対象記録媒体を設定する設定手段をさらに備えるようにする。

[0007]

【発明の実施の形態】以下、本発明の実施の形態を次の 順序で説明する。なお、実施の形態としては、本発明の アクセス方法を実行し、また本発明の記録又は再生装置 に相当する、情報処理装置とする。記録媒体としてはメ モリカードの例を挙げる。

- 1. 情報処理装置の外観例
- 2. 情報処理装置の構成
- 3. 〇S構造及びデータベース構造
- 4. メモリカード
- 4-1 外観
- 4-2 メモリカードの端子及び内部構造
- 4-3 ファイルシステム処理階層
- 4-4 物理的データ構造
- 4-5 物理アドレス及び論理アドレスの概念
- 4-6 論理-物理アドレス変換テーブル
- 4-7 ディレクトリ構造
- 5. FAT構造
- 6. メモリカードと情報処理装置のインターフェース
- 7. 複数メモリカードへのアクセスための管理構造
- 8. メモリカードへのアクセス処理例1
- 9. メモリカードへのアクセス処理例2
- 【0008】1. 情報処理装置の外観例

本例の情報処理装置の外観例を図1に示す。この情報処理装置1は、いわゆるPDA機器として携帯に適した小型軽量の装置とされる。また記録媒体として、後述するメモリカード70を装着し、記録再生を行うことができるものとする。なお本発明としては、携帯型の情報処理装置に限られず、パーソナルコンピュータをはじめとするあらゆるタイプの情報処理装置に適用できるものであり、また装置が記録を行う記録媒体はメモリカードに限られず、HDD、光ディスク、光磁気ディスク、或いは装置内に固定的に配置されるRAM、フラッシュメモリなど、他の種の記録媒体であってもよいものである。

【0009】図1(a)(b)(c)(d)は情報処理装置1の外観例としての平面図、右側面図、左側面図、左側面図、左側面図、左側面図、右側面図を示している。図1(d)に示すように装置上面側には後述するメモリカード70を装着可能なメモリスロット7が形成されており、この情報処理装置1は、メモリスロット7に装着されたメモリカード70に対する各種データ、動画像データ、静止画像データ、制御データなど)の記録再生が可能とされる。なお、この図1の例ではメモリスロット7が2つ形成されていることから、2つのメモリスロット7のを同時に装着できるようになされている。もちろん、形成するメモリスロット7の数は1つでもよいし、3つ以上でもよい。

【0010】この情報処理装置1には、平面上に例えば 液晶パネルによる表示部2が形成され、アプリケーショ ンソフトウエアの起動及び各種処理に伴う画像、データ としての画像や文字、再生される音声、音楽に付随する 情報、さらには操作のガイドメッセージ、再生や編集操 作等のためのメニュー画面などが表示される。

【0011】情報処理装置1上には、ユーザーの操作の

ための各種の操作子が設けられる。例えば操作キー3 a、ジョグダイヤル3b、プッシュダイヤル3cなどが それぞれ所要部位に形成される。これらの操作子により ユーザーは、例えば電源操作、メニュー操作、選択操 作、文字等の入力操作、その他必要とされる各種の操作 を行うことができる。これらの操作子はもちろん一例に すぎない。即ち配備する操作子の数、種類、位置は多様 に考えられる。

【0012】また、情報処理装置1上には、スピーカ4、マイクロホン5、撮像部6も形成され、音声の出力、入力、撮像による画像の取込なども実行できるようにされている。

【0013】また各種機器との接続のために、各種端子が形成される。例えば図1(b)のように、ヘッドホン端子10、ライン出力端子12、ライン入力端子11などが形成され、また図1(c)のようにIEEE1394端子8、USB(universalserial bus)端子9などが形成される。なお、これらの端子の種類、数、配置位置も、他の例が多様に考えられる。例えば光ケーブル対応のデジタル入出力端子を備えるようにしたり、或いはSCSIコネクタ、シリアルポート、RS232Cコネクタなどが形成されるようにしても良い。

【0014】2. 情報処理装置の構成

図2に情報処理装置1の内部構成を示す。図示するように情報処理装置1内には、まず中核となる部位として、システムコントローラ21、CPU22、フラッシュROM23、D-RAM24が設けられる。また基本的なユーザーインターフェースのための部位として操作部35、表示制御部27、表示部2が形成される。

【0015】システムコントローラ21は操作部35からの操作情報を入力し、それに応じてCPU22に割り込みをかける。操作部35とは、図1に示した各種操作子3a、3b、3cに相当する。また図1では説明しなかったが、表示部2に操作キーやアイコンの表示を行うとともに表示部2上でのタッチ検出機構を設けることで、タッチパネル操作子を形成してもよく、その場合のタッチパネル操作子も図2でいう操作部35に含まれるものとなる。

【0016】CPU22は基本ソフト(OS:Operating System)やアプリケーションプログラムが動作される部位となる。CPU22はシステムコントローラ21を介して供給される操作情報に応じて所要の処理を実行する。フラッシュROM23は、基本動作プログラム、各種処理定数、設定情報などを記憶する領域とされる。D-RAM24は、各種処理に必要な情報の記憶、データのバッファリング、CPU22のワークエリアの拡張、その他、CPU22の処理に応じて多様に使用される。またD-RAM24にはストレージエリア(不揮発性領域)が設けられており、そのストレージエリアにはOSやアプリケーションソフトウエアがインストールされ

る。そしてD-RAM24にインストールされたアプリケーションソフトウエアは、ユーザからの操作に応じて起動され、CPU22により実行される。またアプリケーションソフトウエアはユーザーインターフェース画面を持ち、ユーザーの指示による状態遷移に基づいて、D-RAM24に確保されたフレームバッファに描画を行う。描画された画像データは、表示制御部27に送られ、表示部2に表示される。

【0017】また上述したようにメモリカード70に対 するメモリスロット7が形成され、メモリカード70を 装着できるが、CPU22は、メモリカードインターフ ェース28を介して装着されたメモリカード70に対し て書込又は読み出しアクセスすることができる。メモリ カードインターフェース28とメモリカード70との間 のインターフェース動作については後述する。 CPU2 2は、装着されたメモリカード70を、拡張的なメモリ 領域として利用することができる。また、もちろんメモ リカード70にアプリケーションプログラムが記録され ていれば、それをD-RAM24にインストールした り、或いはアプリケーションやデータを直接D-RAM 2.4に展開して所要処理を実行させることができる。ま た、或るアプリケーションに基づいてCPU22が、作 成した文書データ、画像データ、オーディオデータ、表 計算データなどを、メモリカード70に記録することも できる。なお、メモリスロット7にメモリカード70が 装着されたことを検出することで、メモリカード70に 対する動作が記録再生動作可能になったり、或いはメモ リカード70に記録されているアプリケーションやデー タが自動的にD-RAM24に展開されるなどの、いわ ゆるホットプラグイン動作も可能である。またメモリカ ードインターフェース28は、メモリカード70に記録 するデータについての暗号化処理や、読み出したデータ の暗号解読処理なども可能とされる。

【0018】撮像部6は例えばCCD撮像素子及び撮像 回路系によりに形成される。撮像部6により取り込まれた撮像画像データは、撮像データインターフェース34を介してD-RAM24に取り込むことができ、またCPU22は所定のアプリケーションプログラムに基づく 動作により、撮像画像データの編集やメモリカード70への記録等を実行できる。

【0019】オーディオインターフェース29は、上述したスピーカ4、マイクロホン5、ヘッドホン端子10、ライン出力端子12、ライン入力端子11から入出力されるオーディオデータのインターフェース部位となる。例えばマイクロホン5或いはライン入力端子11から入力されたアナログオーディオ信号は、入力オーディオ処理部32でそれぞれ所定の増幅処理やフィルタリングが行われ、A/D変換器33でデジタルオーディオデータとされてオーディオインターフェース29は、入力されたれる。オーディオインターフェース29は、入力された

デジタルオーディオデータについて、CPU22の制御に基づいて処理や出力を実行する。例えば所要の圧縮エンコード処理を行った後、メモリカードインターフェース28に供給し、メモリカード70に記録させることができる。またオーディオインターフェース29は、例えばメモリカード70から読み出されるなどして供給されたデジタルオーディオデータについて可定のデムインのはデジタルオーディオデータをアナログオーディオデータをアナログオーディオに受換する。出力オーディオ処理部31は供給でに変換する。出力オーディオ処理部31は供給でにアナログオーディオ信号について、出力先に応じたアナログオーディオ信号について、出力先に応じたアナログオーディオ信号について、出力先に応じたアナログオーディオ信号について、出力先に応じたの増幅処理、インピーダンス調整などを行い、スに出力する。

【0020】USBインターフェース25は、USBコ ネクタ9に接続された外部機器との間の通信インターフ ェースである。CPU22はUSBインターフェース2 5を介して外部のパーソナルコンピュータ或いは周辺機 器などとの間でデータ通信を行うことができる。例えば この情報処理装置1で扱われる制御データ、コンピュー タデータ、画像データ、オーディオデータなどの送受信 が実行される。同様にIEEE1394インターフェー ス26は、IEEE1394端子8に接続された外部機 器との間の通信インターフェースである。CPU22は IEEE1394インターフェース26を介して外部の 情報機器との間で各種データ通信を行うことができる。 【0021】なお、この図2に示す情報処理装置1の構 成はあくまでも一例であり、これに限定されるものでは ない。即ち、一般にパーソナルコンピュータやPDA機 器で採用されている各種構成部位を追加したり、或いは 実際の製品として不要の部位を削除することは、設計上 の都合により決められるものである。

【0022】3. OS構造及びデータベース構造 続いて図3で、本例の情報処理装置1に搭載されるOS 構造について説明する。図3に示すように、OSは、基 本ソフトの中心部分としてのカーネルを含むマネージャ 層と、標準ライブラリ、及び制御ICなどのハードウエ アのレイヤとなるHAL(Hardware Abstraction Laye r)から構成される。アプリケーションソフトウエア は、このようなOS構造による基本動作上で動作され る。またHALに対しては、1又は複数のデバイスドラ イバとして階層が付加され実際のハードウエア(HW) が駆動される。

【0023】ここで、特に本例の情報処理装置 1 の場合は、メモリカード 70 をドライブ可能とし、かつ後述するがメモリカード 70 のデータは FAT により管理されることから、OSに FAT ライブラリが付加され、さらに、メモリカードをハンドリングするためのライブラリ(MS ライブラリ)が付加される。そしてこの FAT ライブラリ及び MS ライブラリに基づいて、メモリドライ

ブがメモリカード70がドライブされる構造とされている。

【0024】このようなOS構造を持つ本例の情報処理装置1では、さらに通常でいうところの「ファイル」に相当する概念として、「データベース」という概念が導入されている。ここでいう「データベース」とは、通常いうところのデータベースのように単にデータを蓄積していったものではなく、データベース自体がデータを管理できる構造としてフォーマット化されている。この意味で、「データベース」は「ファイル」に相当する。

【0025】図4にデータベース構造を示す。即ちデータベースには、ヘッダ(DTBヘッダ)としてデータベースネーム(DTB Name)及びその他情報を含む領域が形成され、さらにポインタテーブルが配される。そしてデータ領域に記録される実際のデータは、ポインタテーブルに記録されたポイント情報により、位置的な管理が行われる状態となっている。

【0026】このような構造のデータベースとしては、2種類のものが存在する。例えば一般に1つのアプリケーションソフトウエアは複数のファイルで構成され、その中には実行ファイル(***. exe)と、データファイル(***. exe)に相当するものとして「リソースデータベース(***. prc)」があり、またデータファイル(***. data)に相当するものとして「データベースで一タベース(***. data)に相当するものとして「データベースデータベース(***. data)にある。

【0027】本例の情報処理装置1では、このような「データベース」という概念によりデータを扱う。従って、メモリカード70において記録再生されるファイル(FATで扱われるファイル)も、上記データベースの形態となる。なお本明細書では、「ファイル」という言葉を用いるが、これは一般的な概念にあわせて用いているものであり、本実施の形態に関していえば、「ファイル」とは上記構造のデータベースの意味となる。

【0028】4. メモリカード

4-1 外観

次にメモリカード70について説明していく。まず図5にメモリカード70の外形形状を示す。メモリカード70は、例えば図5に示すような板状の筐体内部に例えば所定容量ののメモリ素子を備える。本例としては、このメモリ素子としてフラッシュメモリ(Flash Memory)が用いられるものである。図5に平面図、正面図、側面図、底面図として示す筐体は例えばプラスチックモールドにより形成され、サイズの具体例としては、図に示す幅W11、W12、W13のそれぞれが、W11=60mm、W12=20mm、W13=2.8mmとなる。【0029】筐体の正面下部から底面側にかけて例えば10個の電極を持つ端子部72が形成されており、この端子部72から、内部のメモリ素子に対する読出又は書

込動作が行われる。筐体の平面方向の左上部は切欠部73とされる。この切欠部73は、このメモリカード70を、例えばドライブ装置本体側の着脱機構へ装填する際などに挿入方向を誤ることを防止するためのものとなる。また筐体上面から底面側にかけて、ラベル貼付面74が形成され、ユーザーが記憶内容を書いたラベルを貼付できるようにされている。さらに底面側には、記録内容の誤消去を防止する目的のスライドスイッチ75が形成されている。

【0030】このようなメモリカード70においては、フラッシュメモリ容量としては、4MB(メガバイト),8MB,16MB. 32MB. 64MB. 128MBの何れかであるものとして規定されている。またデータ記録/再生のためのファイルシステムとして、いわゆるFAT (File Allocation Table) システムが用いられている。

【0031】書込速度は1500KBy $te/sec\sim 330$ KBy te/sec、読出速度は2.45MBy te/secとされ、書込単位は512バイト、消去ブロックサイズは8KB又は16KBとされる。また電源電圧Vccは $2.7\sim3.6$ V、シリアルクロックSCLKは最高20MHzとされる。

【0032】4-2 メモリカードの端子及び内部構造図6に端子部72の電極構造を示す。図5に示したように端子部72は10個の平面電極が1列に並んだ構造とされるが、図6に示すように各電極(端子T1~T10)は次の通りとなる。

【0033】端子T1及びT10は検出電圧Vss端子とされる。端子T2は、シリアルプロトコルバスステート信号BSの入力端子とされる。端子T3及びT9は電源電圧Vcc端子とされる。端子T4はデータ端子、つまりシリアルプロトコルデータ信号の入出力端子とされる。端子T5及びT7はリザーブ(予備)とされる。端子T6は検出端子とされ、ドライブ装置側(情報処理装置1のメモリカードインターフェース)がメモリカードの装着検出に用いる。端子T8は、シリアルクロックSCLKの入力端子とされる。

【0034】また図6にはメモリカード70の内部構成も示している。メモリカード70の内部は、コントロルIC80はフラッシュメモリ81に対する。コントロールIC80はフラッシュメモリ81に対するる書込/読出動作を実行する部位となる。図からわかするように、コントロールIC80に対しては、端子T2からのシリアルプロトコルバスステート信号BS、シリアルクロックSCLKが供給されるのシリアルクロールIC80は、これらのシリアルクロールIC80は、これらのシリアクSCLKに従って、端子T4から供給されるデータのフランュメモリ81への書込を行う。また読出時には、リアルプロトコルバスステート信号BS、シリアルクロリアルプロトコルバスステート信号BS、シリアルプロトコルバスステート信号BS、シリアルプロトコルバスステート信号BS、シリアルクロ

ックSCLKに従って、フラッシュメモリ81からデータを読み出し、端子T4からドライブ装置側に出力する。

【0035】また検出電圧Vssは、検出端子T6に供給されており、ドライブ装置側では、図示するように抵抗Rによって検出端子T6の端子電圧を検出することで、このメモリカード70が装着部(メモリスロット7)に接続されているか否かを検出できるようにされる。

【0036】4-3 ファイルシステム処理階層 続いて、メモリカード70を記録媒体とするシステムにおけるフォーマットについて説明していく。図7は、メモリカード70を記録媒体とするシステムのファイルシステム処理階層を示すものである。この図に示すように、ファイルシステム処理階層としては、アプリケーション処理層の下に、順次、ファイル管理処理層、論理アドレス層、物理アドレス層、ファイル管理処理層がいわゆるFAT (File Allocation Table) となる。また、この図から分かるように、本例のファイルシステムでは論理アドレス及び物理アドレスという概念が導入されているが、これについては後述する。

【0037】4-4 物理的データ構造

図8には、メモリカード70内の記憶素子である、フラッシュメモリ81の物理的データ構造が示されている。フラッシュメモリ81としての記憶領域は、セグメントという固定長のデータ単位が大元となる。このセグメントは、1セグメントあたり4MB(メガバイト)或いは8MBとして規定されるサイズであり、1つのフラッシュメモリ81の容量に依存して異なってくる。

【0038】そして、この1セグメントを図8(a)に示すように、ブロックという固定長のデータ単位として8 К B(+ロバイト)又は16 К B により区切るようにされる。原則として、1 セグメントは512 ブロックに区切られることから、図8(a)に示すブロックnについては、n=511とされることになる。但し、フラッシュメモリ81では、書き込み不可な損傷エリアであるディフェクトエリアとしてのブロック数が所定数の範囲で許可されているため、データ書き込みが有効とされる実質的なブロック数を対象とすれば、上記nは511よりも少なくなる。

[0039] 図8 (a) に示すようにして形成されるブロック0~nのうち、先頭の2つのブロック0、1はブートブロックといわれる。但し、実際には有効なブロックの先頭から2つのブロックがブートブロックとして規定されることになっており、必ずしもブートブロックがブロック0、1である保証はない。そして、残りのブロックが、ユーザデータが格納されるユーザブロックとなる。

【0040】 1 ブロックは、図8(d)に示すようにして、ページ0~mにより分割される。1 ページの容量は、図8(e)に示すように、512 バイトのデータエリアと16 バイトの冗長部よりなる、528(=512+16)バイトの固定長とされる。なお、冗長部の構造については図8(f)により後述する。また、1 ブロック内のページ数としては、1 ブロックの容量が8 KBの場合には16 ページ、16 KBの場合には32 ベージとなる。

【0041】このような、図8(d)(e)に示されるブロック内のページ構造は、上記ブートブロックとユーザブロックとで共通である。また、フラッシュメモリ81では、データの読み出し、及び書き込みはページ単位で行われ、データの消去はブロック単位で行われるものとされる。そして、データの書き込みは、消去済みのページに対してしか行われないものとされている。従って、実際のデータの書き換えや書き込みは、ブロック単位を対象として行われることになる。

【0042】先頭のブートブロックは、図8(b)に示すように、ページ0に対してヘッダーが格納され、ページ1には初期不良データの位置(アドレス)を示す情報が格納される。また、ページ2にはCIS/IDIといわれる情報が格納される。2つめのブートブロックは図8(c)に示すように、ブートブロックとしてのバックアップのための領域とされている。

【0043】図8(e)に示された冗長部(16バイト)は、図8(f)に示す構造を有する。この冗長部は、図のように先頭の第0バイト〜第2バイトの3バイトが、データエリアのデータ内容の更新に応じて書き換えが可能なオーバーライトエリアとされる。このオーバーライトエリアのうち、第0バイトにはブロックステータスが格納され、第1バイトにはデータステータスが格納される(Block Flag Data)。また、第2バイトの上位の所定ビットを利用して変換テーブルフラグ(Page Data Status))が格納される。

【0044】原則として第3バイト〜第15バイトは、その内容が現ページのデータ内容に応じて固定とされ、書き換えが不可とされる情報が格納される領域となる。第3バイトにはアクセス許可やコピー禁止指定等を示す管理フラグ(Block Info)が格納される。第4、第5バイトから成る2バイトの領域には、後述する論理アドレス(LogicAddress)が格納される。第6〜第10バイトの5バイトの領域は、フォーマットリザーブの領域とされ、続く第11、第12バイトの2バイトが、上記フォーマットリザーブに対して誤り訂正を施すための分散情報ECCを格納する領域とされる。残る第13〜第15バイトには、図8(e)に示すデータエリアのデータに対して誤り訂正を行うためのデータECCが格納される。【0045】上記図8(f)に示した冗長部の第3バイ

【0045】上記図8(f)に示した冗長部の第3バイトに格納される管理フラグは、図9に示すようにして、

【0046】ビット3は変換テーブルフラグとされる。この変換テーブルフラグは、現ブロックが後述する論理 - 物理アドレス変換テーブルであるのか否かを示す識別子であり、このビット3の値が'0'とされていれば、現ブロックは論理 - 物理アドレス変換テーブルであることが識別され、'0'であれば無効となる。つまり、現ブロックは論理 - 物理アドレス変換テーブルではないことが識別される。

【0047】ビット2はシステムフラグが格納され、

 1 であれば現ブロックがユーザブロックであることが示され、 1 であればブートブロックであることが示される。

【0048】ここで、セグメント及びプロックと、フラ ッシュメモリ容量との関係を図13(左3列を参照)に より説明しておく。メモリカード70のフラッシュメモ リ容量としては、4MB、8MB、16MB、32M B. 64MB. 128MBの何れかであるものとして規 定されている。そして、最も容量の小さい4MBの場合 であると、1ブロックは8KBと規定された上で、その ブロック数としては512個とされる。つまり、4MB はちょうど1セグメントの容量を有するものとされる。 そして、4MBの容量であれば、同様に1プロック=8 KBの容量が規定された上で、2セグメント=1024 ブロックとなる。なお、前述したように、1プロック= 8 K B であれば、1 ブロック内のページ数は16ページ となる。但し16MBの容量では、1プロックあたりの 容量として8 K B と 1 6 K B の両者が存在することが許 可されている。このため、2048ブロック=4セグメ ント(1ブロック=8KB)のものと、1024ブロッ 2種類が在ることになる。1ブロック=16KBの場合 には、1ブロック内のページ数は32ページとなる。

[0049]また、32MB, 64MB, 128MBの 容量では、1 ブロックあたりの容量は16KBのみであるとして規定される。従って、32MBでは2048 ブロック=4セグメントとなり、64MBでは4096 ブロック=8セグメントとなり、128MBでは8192 ブロック=16セグメントとなる。

[0050] 4-5 物理アドレス及び論理アドレスの 概念

次に、上述したようなフラッシュメモリの物理的データ 構造を踏まえたうえで、図10に示すデータ書き換え動 作に従って、本例のファイルシステムにおける物理アドレスと論理アドレスの概念について説明する。

【0051】図10(a)には、或るセグメント内から4つのブロックを抜き出して、これを模式的に示している。各ブロックに対しては物理アドレスが付される。この物理アドレスはメモリにおけるブロックの物理的な配列順に従って決まるもので、或るブロックとこれに対応付けされた物理アドレスとの関係は不変となる。ここでは、図10(a)に示す4 ブロックに対して、上から順に物理アドレスの値として、105. 106. 107. 108 が付されている。なお、実際の物理アドレスは2バイトにより表現される。

【0052】ここで、図10(a)に示すように、物理アドレス105、106で示されるブロックがデータの記憶されている使用ブロックで、物理アドレス107、108で示されるブロックがデータが消去(即ち、未記録領域)された未使用ブロックとなっている状態であるとする。

【0053】そして、論理アドレスであるが、この論理アドレスは、ブロックに対して書き込まれたデータに付随するようにして割り振られるアドレスとされる。そして、この論理アドレスが、後述するFATファイルシステムが利用するアドレスとされている。図10(a)では、4つの各ブロックに対して、上から順に論理アドレスの値として、102、103、104、105が付されている状態が示されている。なお、論理アドレスも実際には2パイトにより表現されるものである。

【0054】ここで、上記図10(a)に示す状態から、例えば物理アドレス105に格納されているデータの更新として、内容の書き換え又は一部消去を行うとする。このような場合、フラッシュメモリのファイルシステムでは、同じブロックに対して更新したデータを再き込むことはせずに、未使用のブロックに対してその更新したデータを書き込むようにされる。つまり、例えば図10(b)に示すようにして、物理アドレス105のデータは消去したうえで、更新されたデータはこれまで未使用ブロックに書き込むようにされる(処理①)。

【0055】そして、処理②として示すように、データ 更新前(図10(a))の状態では物理アドレス105に対応していた論理アドレス102が、更新されたデータが書き込まれたブロックの物理アドレス107に対応するように、論理アドレスについての変更を行うものである。これに伴って、データ更新前は物理アドレス107に対応していた論理アドレス104については、物理アドレス105に対応するように変更されている。

【0056】つまり、物理アドレスはブロックに対して 固有に付されるアドレスであり、論理アドレスは、一旦 ブロックに対して書き込まれたデータに付随するように してついて回る、ブロック単位の書き込みデータに固有 となるアドレスであるとみることができる。

【0057】このようなブロックのスワップ処理が行われることで、或る同一の記憶領域(ブロック)に対せまり返し集中的にアクセスされることが無くなり、書き換え回数の上限があるフラッシュメモリの寿命を延ばを決えい可能となる。そして、この際に論理アドレスアッシュとが可能となる。そして、ブロックのみ見にとなって更新後のデータとで書き込まれる同で出たのであるようになり、以降のアドレスが見えることになり、以降のアドレスが見えることになり、以降のアドレスが見えることになり、なお、後述のアドレス変換テーブのようになりである。なお、後述のアドレス変換テーブの上でである。である。であるである。であるであるである。であるである。であるであるである。であるである。であるであるである。であるであるである。であるであるである。逆にすることなどを目的として、ブロックのス規定とがメント間で跨るようにしては行われない。

【0058】 4-6 論理-物理アドレス変換テーブル 上記図10による説明から分かるように、プロックのスワップ処理が行われることで、物理アドレスと論理アドレスの対応は変化する。従って、フラッシュメモリに対するデータの書き込み及び読み出しのためのアクセスをするには、物理アドレスと論理アドレスとの対応なる。つまり、論理-物理アドレス変換テーブルが必要FATが参照することで、FATが指定した論理アドレスに対応する物理アドレスが特定され、この特定された物理アドレスが特定され、この特定された物理アドレスにより示されるブロックセスすることがアドレスにより示されるブロックセスすることがアウセスが無ければ、FATによるフラッシュメモリへのアクセスが不可能となる。

【0059】従来では、例えばセット本体に対してメモリカード70が装着されたときに、セット本体側のマイクロプロセッサがメモリカード70の記憶内容をチェックすることで、セット本体側で論理ー物理アドレス変換テーブルの構築を行い、更にこの構築された論理ー物理アドレス変換テーブルをセット本体側のRAMに格納するようにしていた。つまり、メモリカード70内には、論理ー物理アドレス変換テーブルの情報は格納されてはいなかった。これに対して本例では、以降説明するようにメモリカード70に対して、論理ー物理アドレス変換テーブルを格納するように構成している。

【0060】図11は、本例のメモリカード70に対して格納される論理ー物理アドレス変換テーブルの構築形態を概念的に示すものである。つまり、本例では、例えば論理アドレスの昇順に従って、これに対応する2バイトの物理アドレスを格納するようにしたテーブル情報を論理ー物理アドレス変換テーブルとして構築するようにされる。なお、前述したように、物理アドレス、及び論理アドレスは共に2バイトで表現される。これは、128MBの最大容量のフラッシュメモリの場合には819

2個のブロックが存在するため、最大で、この8192個のブロック数をカバーできるだけのビット数が必要とされることに基づく。このため、図11において例示している物理アドレスと論理アドレスとについても、実際に即して2バイトで表現している。但し、ここでは、この2バイトを16進数により表記している。つまり、

「0 x」によりその後続く値が 1 6 進法表記であることが示される。なお、この「0 x」により 1 6 進数であることを表す表記は、以降の説明において 1 6 進数を表記する場合にも同様に用いることとする。(但し、表記の煩雑化を防ぐため「0 x」を省略している図面もある。)

【0061】図12に、上記図11に示した概念に基づ く論理-物理アドレス変換テーブルの構造例を示す。論 理ー物理アドレス変換テーブルは、フラッシュメモリの 最後のセグメント内の或るブロックに対して、図12に 示すようにして格納される。先ず図12(a)に示すよ うに、ブロックを分割するページのうち、ページ0.1 からなる2ページの領域がセグメント0用の論理-物理 アドレス変換テーブルとして割り当てられる。例えば、 図13にて説明したように、フラッシュメモリが4MB の容量であれば1セグメントしか有さないために、この ページ0.1のみの領域が論理-物理アドレス変換テー ブルの領域となる。また、例えばフラッシュメモリが8 MBの容量であれば2セグメントを有するため、セグメ ント0用の論理-物理アドレス変換テーブルとして割り 当てられるページ0、1に加え、これに続くページ2、 3の2ページがセグメント1用の論理-物理アドレス変 換テーブルとして割り当てられることになる。

【0062】以降、フラッシュメモリの容量の増加に応じて、続く2ページごとにセグメントごとの論理-物理アドレス変換テーブルの割り当て領域が設定されていくことになる。そして、最大の128MBの容量を有する場合であれば16セグメントが存在するため、最大では、セグメント15用までのページが論理-物理アドレス変換テーブルの領域として割り当てられることになる。従って、最大の128MBの容量のフラッシュメモリでは、30ページが使用されることになり、図12(a)に示すページNとしては、最大でN=29となる。これまでの説明から分かるように、論理-物理アドレス変換テーブルは、セグメントごとに管理されるものである。

【0063】図12(b)は、1セグメントあたりの論理-物理アドレス変換テーブルの構造を示すものとして、2ページ分のデータエリアを抜き出して示している。つまり、1ページのデータエリアは512バイト(図8(e)参照)であることから、図12(b)には、1024(=512×2)バイトが展開されている状態が示されている。

【0064】図12(b)に示すように、この2ページ

分のデータエリアである1024バイトについて2バイトごとに区切り、この2バイトごとの領域を、先頭から順次、論理アドレス0用、論理アドレス1用・・・・、のようにして割付を行い、最後は先頭から991バイト目の2バイト目の2バイトの領域を論理アドレスを指理アドレスを書き込むようには定を行う。これが理アドレスを書き込むようにする。次本のでは、実際のデーブルでは、実際のデーブルでは、実際のデーアドレスを基準として、物理アドレスの格納状態が更新によるでは、物理アドレスの対応が変更された場合には、アドレスを基準として、物理アドレスの格納状態が更新されるようにしてテーブル情報の書き換えが行われることになる。

【0065】また、残る993バイト目から最後の1024バイト目までの計32バイトの領域は、余剰ブロックの物理アドレスが格納される領域として割り当てられる。つまり、16個の余剰ブロックの物理アドレスを管理することができる。ここでいう余剰ブロックとは、例えばブロック単位でデータの更新を行う際に書き換え対象となるデータを一時待避させる領域として設定されたいわゆるワークブロックなどを言うものである。

【0066】ところで、1セグメントは512ブロックに分割されているものであると先に説明したのにも関わらず、図12に示したテーブル構造では、管理可能なブロック数が論理アドレス0用~論理アドレス495用の496ブロックとしている。これは、実際上、上記した余剰アドレスが設定されることと、前述したように、フラッシュメモリでは、或ブロック数のディフェクト(使用不可領域)が許可されている。そのため現実には、相当数のディフェクトブロックが存在することに依る。従って、実際には、書き込み/消去が有効なブロックを管理するのに、496ブロックを管理できるように構成しておけば充分とされるものである。

【0067】そして、このようにして論理-物理アドレス変換テーブルが格納されるブロックについては、これを形成する各ページの冗長部における管理フラグ(図9参照)のデータ内容として、この管理フラグのビット3に対して「0」がセットされることになる。これにより、当該ブロックが論理-物理アドレス変換テーブルが格納されているブロックであることが示されることになる。

【0068】論理-物理アドレス変換テーブルが格納されるブロックも、論理-物理アドレス変換テーブルの内容の書き換えがあった場合には、例外なく、先に図10にて説明したスワップ処理が行われる。従って、論理-物理アドレス変換テーブルが記録されているブロックは不定であり、或る特定のブロックに論理-物理アドレス変換テーブルを格納するように規定することは出来ない。そこで、FATは、フラッシュメモリにアクセスし

て上記した管理フラグのビット3が'0'とされている ブロックを検索することで、論理-物理アドレス変換テ ーブルが格納されているブロックを識別するようにされ る。但し、論理-物理アドレス変換テーブルが格納され ているブロックの検索がFATによって容易に行われる ようにすることを考慮して、論理ー物理アドレス変換テ ーブルが格納されているブロックは、そのフラッシュメ モリ内における最後のナンバが付されたセグメントに在 るように、本例では規定するものとされる。これによ り、FATは最後のナンバが付されたセグメントのブロ ックのサーチだけで、論理-物理アドレス変換テーブル を検索することができる。つまり、論理-物理アドレス 変換テーブルを検索するのに、フラッシュメモリの全て のセグメントを検索する必要は無いようにされる。上記 図12に示した論理-物理アドレス変換テーブルは、例 えばメモリカード70の製造時において格納するように

【0069】ここで、再度図13を参照して、フラッシ ュメモリ容量と論理ー物理アドレス変換テーブルのサイ ズとの関係を説明しておく。上記図11にて説明したよ うに、1セグメントを管理するための論理-物理アドレ ス変換テーブルのサイズは2ページ分の1024バイ ト、つまり1KBとなる。従って、図13の最右列に記 されているように、フラッシュメモリが4MB(1セグ メント)の容量では論理-物理アドレス変換テーブルは 1 K B のサイズとなる。また、フラッシュメモリの容量 が8MB(2セグメント)では論理-物理アドレス変換 テーブルは2KB(4ページ)となる。また、フラッシ ュメモリの容量が16MBの場合、2048ブロック= 4セグメントのものでは論理-物理アドレス変換テーブ ルは4KB (8ページ)、1024ブロック=2セグメ ントのものでは論理-物理アドレス変換テーブルは2K B (4ページ) となる。そして、フラッシュメモリの容 量が32MB(4セグメント)では論理-物理アドレス 変換テーブルは4 K B (8ページ)、フラッシュメモリ の容量が64MB(8セグメント)では論理-物理アド レス変換テーブルは8KB(16ページ)となり、フラ ッシュメモリの容量が最大の128MB(16セグメン ト)では論理-物理アドレス変換テーブルは16KB (32ページ)となる。

【0070】4-7 ディレクトリ構造

メモリカード70に記録されるディレクトリ構成例を図14に示す。メモリカード70で扱うことのできる主データとしては、コンピュータ用データ、動画データ、静止画データ、メッセージデータ、オーディオデータ、制御用データなどがあるが、このためディレクトリ構造としては、ルートディレクトリから、「VOICE」(メッセージ用ディレクトリ)、「DCIM」(静止画用ディレクトリ)、「MOxxxxnn」(動画用ディレクトリ)、「CONTROL」(制御用ディレクトリ)、

「HIFI」(オーディオ用ディレクトリ)、「PM」 (情報処理装置用ディレクトリ)が配される。

【0071】そして図示していないが、各ディレクトリの下には、サブディレクトリやファイル(上述したデータベース)、フォルダ等が配され、いわゆるツリー構造の形態をとることになる。なお、もちろんこのようなディレクトリ構成は一例にすぎず、実際には情報処理装置1等による記録状況や記録されるファイル種別などに応じてディレクトリ構造が形成される。

【0072】5. FAT構造

図7のファイルシステム階層で説明したように、ファイル管理処理はFATにより行われることになる。即ち図2に示した構成の情報処理装置1により、メモリカード70に対する記録再生(データ書込/読出)を実現するには、アプリケーション処理での要求に伴ってFATによるファイル記憶位置管理が参照され、さらに上述した論理-物理アドレス変換が行われて実際のアクセスが行われることになる。ここで、FATの構造について説明しておく。

【0073】図15はFATによる管理構造の概要を示している。なお、本例ではFAT及び論理-物理アドレス変換テーブルはメモリカード70内に格納されることになるが、図15に示すFAT構造が、メモリカード70内での管理構造となるものである。

【0074】図示するようにFAT管理構造は、パーテ ィションテーブル、空き領域、ブートセクタ、FAT、 FATのコピー、ルートディレクトリ、データ領域から 成る。データ領域には、クラスタ2、クラスタ3・・・ として単位データを示しているが、このクラスタとは、 管理単位となるFATで扱う1データ単位である。一般 にFATでは、クラスタサイズは標準で4Kバイトとさ れるが、このクラスタサイズは512バイト~32Kバ イトの間で2のべき乗の大きさをとることができる。本 例のメモリカード70では、上述したように1つのブロ ックが8 Kバイト又は16 Kバイトとされるが、1 ブロ ック=8Kバイトとされるメモリカード70の場合は、 FATで扱うクラスタは8Kバイトとされる。また1プ ロック=16Kバイトとされるメモリカード70の場合 は、FATで扱うクラスタは16Kバイトとされる。即 ち、8Kバイト又は16KバイトがFAT管理上でのデ ータ単位であり、かつメモリカード70でのブロックと しての1つのデータ単位とされる。なお、従ってメモリ カードからみれば、FATで扱われるクラスタサイズ= そのメモリカードのブロックサイズとなる。このため、 本例の以降の説明については、簡略化のためにブロック =クラスタとして考えることとする。

【0075】そして図15左側にブロックナンバとして $x \cdot \cdot \cdot \cdot (x+m-1)$ 、(x+m)(x+m+1) $(x+m+2) \cdot \cdot \cdot \cdot$ と示したが、例えばこのように各ブロックにおいてFAT構造を構築する各種データは記

憶されることになる。なお、実際には必ずしもこのよう に物理的に連続する各ブロックに各情報が記憶されるも のではない。

【0076】FAT構造において、まずパーティションテーブルには、FATパーティション(最大2Gバイト)の先頭と終端のアドレスが記述されている。ブート領域には、いわゆる12bitFAT、16bitFATの別や、FAT構造(大きさ、クラスタサイズ、各領域のサイズなど)が記述される。

【0077】FATは、後述するように各ファイルを構成するクラスタのリンク構造を示すテーブルとなり、またFATについては続く領域にコピーが記述される。ルートディレクトリには、ファイル名、先頭クラスタ番号、各種属性が記述される。これらの記述は1つのファイルにつき32バイト使用される。

【0078】FATにおいては、FATのエントリとクラスタは1対1で対応しており、各クラスタのエントリにはリンク先、つまり後に続くクラスタの番号が記述される。つまり、複数のクラスタ(=ブロック)で形成されている或るファイルについてみると、まずディレクトリによって先頭のクラスタ番号が示され、FATにおけるその先頭クラスタのエントリには、次のクラスタ番号が示される。さらに次のクラスタ番号のエントリには、さらに次のクラスタ番号が示される。このようにクラスタのリンクがFATに記述される。

【0079】図16はこのようなリンクの概念を模式的 に示している(数値は16進値)。例えば2つのファイ ル「MAIN. C」「FUNC. C」が存在するとする と、ディレクトリにはこの2つのファイルの先頭クラス 夕番号が例えば「002」「004」と記述される。そ してファイル「MAIN. C」については、クラスタ番 号「002」のエントリに次のクラスタ番号「003」 が記述され、またクラスタ番号「003」のエントリに 次のクラスタ番号「006」が記述される。さらに、ク ラスタ番号006がこのファイル「MAIN. C」の最 後のクラスタであるとすると、クラスタ番号「006」 のエントリには、最後のクラスタであることを示す「F FF」が記述される。これによりファイル「MAIN. C」がクラスタ「002」→「003」→「006」と いう順番で記憶されている。即ち、仮にクラスタ番号と メモリカード70でのブロック番号が一致していると仮 定すると、ファイル「MAIN.C」は、メモリカード 70内でブロック「002」「003」「006」に記 憶されていることが表現されている。(但し、FATで 扱うクラスタは、上述のように論理アドレスで扱うもの となるため、ブロックの物理アドレスとそのまま一致す るものではない)

【0.080】また同様にファイル「FUNC.C」については、FATにより、クラスタ「<math>0.04」 \rightarrow 「0.05」に記憶されていることが表現される。

【0081】なお、未使用のブロックに対応するクラスタについては、そのエントリは「000」とされる。

【0082】ところでルートディレクトリの領域に記憶される各ファイルのディレクトリにおいては、図16に示した先頭クラスタ番号だけでなく、例えば図17のように各種データが記述される。即ちファイル名、拡張子、属性、変更時刻情報、変更日付情報、先頭クラスタ番号、ファイルサイズが、それぞれ図示するバイト数で記述される。

【0083】また或るディレクトリの下層となるサブディレクトリについては、図15のルートディレクトリの領域ではなく、データ領域に記憶される。つまりサブディレクトリは、ディレクトリ構造を持つファイルとして扱われる。そしてサブディレクトリの場合はサイズは無制限とされ、また自分自身へのエントリと親ディレクトリへのエントリが必要になる。

【0084】図18に、或るルートディレクトリ内にファイル「DIR1」(属性=ディレクトリ:つまりサブディレクトリ)があり、さらにその中にファイル「DIR2」(属性=ディレクトリ:つまりサブディレクトリ)があり、さらにその中にファイル「FILE」が存在する場合の構造例を示している。つまりルートディレクトリの領域には、サブディレクトリであるファイル「DIR1」としての先頭クラスタ番号が示され、上述したFATにより、クラスタX、Y、Zがリンクされている状態となる。この図からわかるように、サブディレクトリ「DIR1」「DIR2」についてはファイルとして扱われてFATのリンクに組み込まれる。

【0085】6. メモリカードと情報処理装置のインターフェース

図19により、メモリカード70と情報処理装置1のメモリカードインターフェース28の間のシリアルインターフェースシステム構成を説明する。メモリカード70内のコントロールIC80は、図19に示すようにフラッシュメモリコントローラ80a、レジスタ80b、ページバッファ80c、シリアルインターフェース80dとしての各ブロックを有するものとなっている。

【0086】フラッシュメモリコントローラ80aは、レジスタ80bに設定されたパラメータに基づいて、フラッシュメモリ81とページバッファ80cの間でのデータ転送を行う。そしてページバッファ80cにバファリングされたデータはシリアルインターフェース80dを介して情報処理装置1のメモリカードインターフェース28側に転送され、また情報処理装置1のメモリカードインターフェース28から転送されてきたデータはシリアルインターフェース80dを介してページバッファ10cにバファリングされる。

【0087】メモリカードインターフェース28側では、メモリカード70に対するインターフェース構造として、ファイルマネージャ60、転送プロトコルインタ

ーフェース 61、シリアルインターフェース 62を有する。ファイルマネージャ 60はメモリカード 70のつかではメモリカード 70の内にはメインデータファイルの管理のための管理ファイルが記憶されているが、情報処理装置 1 は装填でなれたメモリカード 70 から管理ファイルをよみこんにはメモリカード 70 から管理ファイルをよみこんになる。メモリカード 70 へのアクセスはファイルマネージャ 60 に従って実行される。転送プロトコルインターフェース 61 は、レジスタ 80 b、ページバッファェース 61 は、レジスタ 80 b、ページバッファークセスを実行する。シリアルインターフェース 62 は、メモリカード 70 との間の 30 の信号線、即ちて、CLK(シリアルデータ入出力)において、任意のプロトコルを規定する。

【0088】以上の構成における各部の動作により、情報処理装置1によるメモリカード70(フラッシュメモリ81)に対する読出アクセス/書込アクセスが実行される。

【0089】7. 複数メモリカードへのアクセスための 管理構造

以下、情報処理装置1によりメモリカード70に対してファイル(データベース)を記録する際の処理について説明していく。本例の場合、上述したように2つのメモリカード70が同時に装填可能であり、従って、以下の例は2つのメモリカード(70A、70Bとする)が同時に装着された状態での処理を説明していく。なお、メモリカード70に対して記録再生されるファイルとは、例えば実行ファイル(リソースデータベース)や、データファイル(データベースデータベース)のことである

【0090】図20は2つのメモリカード70A、70Bに対するアクセス管理構造を示している。FATシオテム90は図7で説明したファイル管理処理層に相当する。論理-物理アドレス処理機能91は、図7の論理アドレス層、物理アドレス層に相当する。このFATシステム90及び論理-物理アドレス処理機能91により、上述したようにFATによるファイル管理、論理-物理アドレス変換、さらには図12で説明した論理/物理アドレス変換テーブルの処理が行われる。ドライバ92A、92Bは、それぞれメモリカード70A、70Bに対するドライバであり、図7のフラッシュメモリアクメス層に相当する。これらの構造は、CPU22及びれる。リカードインターフェース28の機能により実現される。

【0091】上述したようにメモリカード70には、FATが記録され、記録されるファイルはFATに管理される。そして情報処理装置1では、メモリカード70に記録されたFATを読み出して参照し、また同じくメモリカード70に記録されている論理/物理アドレス変換

テーブルを参照してアクセス処理を実行する。

【0092】ここで本例の場合、2つのメモリカード70A、70Bが一対となって使用されるとすると、各メモリカード70A、70Bには、図21のようなFATが記録されているものとなる。まずメモリカード70A、70Bは、それぞれデータ記録領域として物理アドレスP0~P999の1000ブロックの領域を有するものとして説明すると、図21に示すように、それぞれでリカード70A、70BのFATは、それぞれ領域Aとして論理アドレスL0~L999に対応するFAT空間と、領域Bとして論理アドレスし1000~L1999に対応するFAT空間を有するものとされる。

【0093】そして、メモリカード70AにおけるFA Tでは、領域Aの論理アドレスL0~L999の空間で は、自己(メモリカード70)の物理アドレスP0~P 999についてのブロックリンク構造が管理され、一方 領域Bの論理アドレスL1000~L1999の空間で は、メモリカード70B側の物理アドレスP0~P99 9についてのプロックリンク構造が管理されている。ま た、メモリカード70BにおけるFATでは、領域Aの 論理アドレスし0~し999の空間では、メモリカード 70A側の物理アドレスP0~P999についてのブロ ックリンク構造が管理され、一方領域Bの論理アドレス L1000~L1999の空間では、自己(メモリカー ド70B)の物理アドレスP0~P999についてのブ ロックリンク構造が管理されている。つまり図21にお いて斜線部で示す空間は、他方のメモリカードについて のFAT空間とされる。

【0094】このようなメモリカード70A、70Bが装着された場合、情報処理装置1側、つまりFATシステム90では、メモリカード70A又は70BのFATを読み込むことで、図21に示すようにメモリカード70A、70Bと同一のFATを有するものとなる。ここにおいて、FATシステム90は、メモリカード70A、70Bのそれぞれの物理アドレスP0~P999を、論理アドレスL0~L1999として一括して管理する状態となる。換言すれば、FATシステム90は、メモリカード70A、70Bの2つを論理アドレスL0~L1999により一元管理し、1つの記録媒体として扱う状態となる。

【0095】このような状態とされた図20の構造によれば、FATシステム90は、まずメモリカード70 A、70Bを論理アドレスし $0\sim$ L1999による1つの記録媒体として扱って、ファイルの記録再生を行う。FATシステム90によれば、記録又は再生のためにアクセスするブロック、つまり複数の論理アドレスが付されたブロックとしての1つのファイルデータは、物理アドレスのリンクとして把握できる。この場合、仮想的に

論理アドレスし0~し1999は、FAT上で、物理アドレスP0~P199の範囲内の或るアドレス値として対応される。

【0096】FATシステム90はアクセスすべきブロ ックアドレスをL0~L1999の範囲の論理アドレス のリンクとして論理-物理アドレス処理機能91に受け 渡すが、論理-物理アドレス処理機能91では、その論 理アドレス値に応じて物理アドレスに変換する。基本的 には上述したように論理/物理アドレス変換テーブルを 参照してアドレス変換を行うものであるが、特にこの場 合はそれに加えて、受け渡された論理アドレスの値がし 0~L999の範囲内であれば、メモリカード70A側 の物理アドレスP0~P999の範囲内において、アド レス変換を行ない、また受け渡された論理アドレスの値 がL1000~L1999の範囲内であれば、メモリカ ード70日側の物理アドレスP0~P999の範囲内に おいて、アドレス変換を行なう。つまり、L1000~ L1999の範囲の論理アドレスから仮想的にとらえら れる物理アドレスは、メモリカード70B側の物理アド レスP0~P999についてオフセットが付加されてい るとみることもできる。

【0097】このような管理構造によれば、システム側は、あくまでも1つのファイルを論理アドレスL $0\sim$ L1999の範囲により把握することができる。そしてそのようなファイルについてのアクセスの際は、メモリカード70Aの物理アドレスL $0\sim$ L999と、メモリカード70Bの物理アドレスL $0\sim$ L999が、重複することなく用いられる。(つまりメモリカード70Bの物理アドレスがL $1000\sim$ L1999と仮想的に扱われることで、重複が避けられる。)従って2つのメモリカード70A、70Bを、1つの大容量の記録媒体としてシームレスに扱うことができる。

【0098】8.メモリカードへのアクセス処理例1以上のようなアクセス管理構造化において実行される記録/再生アクセス処理例を図22で説明する。図22は、或るファイルの記録/再生の際のアクセス処理のフローチャートである。ステップF101のファイルオープンは、例えばメモリカード70に記録するファイルについてのファイルオープン、もしくは或るファイルについてのメモリカード70から読み出し要求の発生の意味である。

【0099】記録又は再生のためのアクセスが開始されると、ステップF102でファイルを構成する1ブロック毎に、FATシステム90によってFAT参照処理が行われる。つまり再生時であれば、FATによるリンクをたどることでファイルを構成する各ブロックの論理アドレスが判別されていく。記録時であれば、FATから未記録ブロックが検出されていく。そしてFATから求められた1ブロック毎に、論理/物理アドレス変換テーブルに基づいて物理アドレスに変換されて記録媒体に対

する記録再生アクセスが行われることになるが、まず論 理-物理アドレス処理機能91による処理としてステッ プF103で、FATシステム90から受け渡された1 つの論理アドレスがL0~L999の範囲内であるか否 かを判別する。そしてその範囲内であればステップF1 04で、その論理アドレスは、メモリカード70Aの物 理アドレスに変換されるものと判断し、メモリカード7 0 A側の論理/物理アドレス変換テーブルに基づいて物 理アドレス(P0~P999のいずれか)に変換して、 ドライバ92Aによりメモリカード70Aへのアクセス を実行させる。一方、FATシステム90から受け渡さ れた論理アドレスがL0~L999の範囲内でない場 合、つまりL1000~L1999の範囲内であった場 合は、ステップF105で、その論理アドレスは、メモ リカード70Bの物理アドレスに変換されるものと判断 し、メモリカード70B側の論理/物理アドレス変換テ ーブルに基づいて物理アドレス(P0~P999のいず れか) に変換して、ドライバ92Bによりメモリカード 70Bへのアクセスを実行させる。

【0100】なお、次のステップF106、F107は記録時の場合を示しており、再生時にはこれらの処理は行われない。記録時には、ステップF104又はF105により記録アクセスを行なったことに伴って、ステップF106、F107でアドレス変換テーブル及びFATの更新を行う。つまりメモリカード70A、70B上及びシステム上のFAT及びアドレス変換テーブルを書き換える。

【0101】これらの更新処理が必要なのは、ブロックデータの書き込みには、FAT上の未使用の論理アドレスを割り当てて使用し、メモリカード上ではこの論理アドレスに対応した物理アドレスが使用されるためである。つまり、1つのブロックの記録に応じてFAT上のある未使用領域が割り当てられ、その論理アドレスに対応させて未使用の物理アドレスをアドレス変換テーブル上で割り当てるためである。

【0102】ステップF10.8において、ファイルの記録又は再生のためのアクセスが終了と判断されなければ、ステップF102に戻って同様の処理を行う。つまりFATから判別される次の論理アドレスに基づいて、メモリカード70A又は70Bの物理アドレスに変換され、アクセスされる。1つのファイルを構成する全ブロックの書込又は読み出しが終了したら、ステップF108からF109に進み、ファイルクローズを行って処理を終える。

【0103】以上のような処理により、本例の場合は2つのメモリカード70A、70Bが1つの大容量記録媒体として扱われることになり、例えば図<math>23に例を挙げるようにファイルが格納されることができる。

【0104】図23 (a) は、メモリカード70A、70Bがシームレスに扱われて、ファイルFL1、FL

2、 FL3、 FL4が順に記録されていったような場合である。ここでファイルFL3の記録の際にはメモリカード70A側では容量が不足したが、続いてメモリカード70Bに記録されることで、記録が完結されたものとなっている。つまりファイルFL3は、ファイル構成部分FL3(1)、 FL3(2)に分かれて記録されるが、システムからは記録媒体上で通常に記録されたものと認識できる。

【0105】図23(b)は、ファイルFL1、FL 2、FL3、FL4がそれぞれメモリカード70A、70B上で各種の領域に記録されている状態を示している。ここでファイルFL1、FL2は、それぞれファイル構成部分FL1(1)、FL1(2)及びファイル構成部分FL2(1)、FL2(2)として、メモリカード70A、70Bに分かれて記録されている。ところがシステムからは1つの記録媒体上で物理的に不連続に記録されたものと認識できる。従って、ファイルの記録、消去、分割編集、連結編集などによってメモリカード70A、70B間でどのような状態となっても、論理アドレスによって通常に管理できる。例えばメモリカード70Aに記録されたファイルと、メモリカード70Aに記録されたファイルを連結して1つのファイルとすることなども可能である。

【0106】もちろんこれら以外にもファイル記録状態の例は各種発生する。例えば1つの巨大容量のファイルがメモリカード70A、70Bにまたがって記録されるようなことも可能となる。

【0107】9.メモリカードへのアクセス処理例2図24はアクセス処理例2としての、或るファイルの記録の際のアクセス処理のフローチャートである。ステップF201では、メモリカード70に記録するファイルについてのファイルオープンを行う。ここでステップF202で、記録しようとするファイルのサイズを確認する。そしてステップF203で、ファイルのサイズから、メモリカード70A、70Bのうちのどちらに対して記録を行うかを決定する。これは、ファイルのサイズとメモリカード70A、70Bのそれぞれの記録可能容量を比較し、記録しようとするファイルに対して十分な容量を備えている方を記録アクセスの対象となるメモリカードを設定する処理である。

【0108】記録アクセス対象のメモリカードを決定したら、ステップF204以降の処理に進むが、ステップF204以降の処理に進むが、ステップF204では上述した図22のステップF102~F109の処理と同様である。但し、ステップF204ではFATシステム90から記録可能なブロックの論理アドレスを順次探していくことになるが、このときは、記録対象がメモリカード70Aであれば、論理アドレスL0~L999の範囲で記録先となるブロックを探し、一方、記録対象がメモリカード70Bであれば、論理アドレスL1000~L1999

の範囲で記録先となるブロックを探す。そしてステップ F205では、設定された記録先に応じて処理を分岐す る。即ち記録先がメモリカード70Aであればステップ F206に、記録先がメモリカード70Bであればステ ップF207に進む。ただ、基本的にはステップF20 4で、記録を行うブロックの論理アドレスは、記録先が メモリカード70Aであれば論理アドレスし0~L99 9の範囲で発生され、記録先がメモリカード70Bであ れば論理アドレスL1000~L1999の範囲で発生 されるものであるため、その論理アドレス値に応じて処 理を分岐すればよく、その意味で、ステップF205の 処理は図22のステップF103と全く同様とすること ができる。但し動作的には、図22の場合は1つのファ イルの記録に際してブロック毎に処理の分岐先が異なる 場合があり得ることに比べて、この図24の場合は、1 つのファイルの記録期間において処理の分岐先が変化す ることはない。つまり、例えばステップF203で記録 先がメモリカード70Aと設定された場合は、そのファ イルの記録中は常にステップF206に進むものとな る。

【0109】ステップF206又はF207、及びステップ $F208\sim F211$ については、図22と同様の処理となる。

【0110】このような図24の処理例によれば、1つのファイルは必ず一方のメモリカード内に記録され、2つのメモリカード70A、70Bにまたがって記録されることはない。従って、メモリカード70A、70Bに記録されるファイルは、例えば図25のような状態となる。この図25では、ファイルFL1、FL2、FL3はメモリカード70Aが記録先として処理されたもので、特にファイルFL1はファイル構成部分FL1

(1)、FL1(2)、FL1(3)に分かれているが、すべてメモリカード70A上に記録された状態となる。またファイルFL4、FL5(FL5(1)及びFL5(2))は、メモリカード70Bが記録先として処理されたもので、これらはすべてメモリカード70B上に記録された状態となる。

【0111】このように、1つのファイルは、一方のメモリカード内で完結するように記録されるものとなる。従って、メモリカード70A、70Bは、その2つが1つの大容量の記録媒体として扱われることは同様であるが、1つのファイルは分散されないことで、例えば一方のメモリカードが装着されている状態でも、記録されたファイルを適正に読み出すことができるようになる。また、ユーザーによるメモリカード70の自体の管理、保管にも好適である。

【0112】なお図24の処理においてステップF203の記録先の設定方式は、実際には多様に考えられる。上記の説明では、記録しようとするファイルのサイズからみて記録可能な方を選択するとしたが、実際には両方

のメモリカードが記録可能な状態(残り容量が十分にある状態)である場合や 両方のメモリカードが記録不可能な状態にある場合、或いは、2つのメモリカードを展出すれば記録可能となる状態や、2つのメモリカートを表ある。そこで、基本的には上述のように、残り容量とある。そこで、基本的には上述のように、残り容量としる場合は、一方のメモリカードが記録で他方が記録であるよい。即ち2つのメモリカードが記録によるもよい。即ち2つのメモリカードが記録である場合は、優先設定をであるとしておき、或いは対として使用されるとして決めらいは対してもいるとしておき、どちらでも記録のとしておき、変いはユーザーインターフェースにより記録先の選択を求めるものである。

【0113】また、どちらのメモリカードも記録不能であった場合は、ファイル記録不能としてエラー処理を行い、ファイル記録シーケンスを終了させることが考えられるが、もし2つのメモリカードへの分散記録を行えば記録可能という場合は、分散記録が実行されるように処理を選択してもよい。なおその際には、ユーザーに分散記録の許諾操作が必要であるとしてもよい。

【0114】以上、実施の形態としての情報処理装置の構成、記録媒体の例、記録再生アクセス時の処理等を説明してきたが、本発明はこれらの例に限定されることなく、各種の変形例が考えられ、また本発明を適用できる装置は、多岐にわたるものである。

[0115]

【発明の効果】以上の説明から理解されるように本発明 によれば、記録領域に対して物理アドレスが付されてい る複数の記録媒体に対して、1つの論理アドレス体系で 共通管理するようにし、また論理アドレス体系を参照し て記録媒体へのアクセスを行う際に、アクセス目的とな る論理アドレスの値から複数の記録媒体のうちのアクセ ス対象記録媒体を判別して、アクセス目的となる論理ア ドレスをアクセス対象記録媒体の物理アドレスに変換 し、その変換された物理アドレスにより上記アクセス対 象記録媒体に対してアクセスするようにしている。この ため複数の記録媒体を一つの大きな容量の記録媒体とし て使用でき、複数の記録媒体に対して自由度の高い記録 再生アクセスを実現できる。例えば複数の記録媒体をシ ームレスに扱うことが可能となる。またファイル記録時 において、記録するファイルのサイズにより、複数の記 録媒体のうちでアクセス対象記録媒体を設定すること で、記録ファイルとして好適なように、例えば一つのフ ァイルが複数の記録媒体に分散して記録されないように するなどの記録動作も実現可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態の情報処理装置の平面図、 右側面図、左側面図、上面図である。

- 【図2】実施の形態の情報処理装置のブロック図である。
- 【図3】実施の形態の情報処理装置の〇S構造の説明図である。
- 【図4】実施の形態の情報処理装置で扱うデータベース構造の説明図である。
- 【図5】実施の形態のメモリカードの外形形状を示す平面図、正面図、側面図、底面図である。
- 【図6】実施の形態のメモリカードの内部構造の説明図である。
- 【図7】実施の形態のファイルシステム処理階層の説明 図である。
- 【図8】実施の形態のメモリカードの物理的データ構造の説明図である。
- 【図9】実施の形態のメモリカードの管理フラグの説明 図である。
- 【図10】実施の形態のメモリカードにおけるデータ更新処理と物理アドレス及び論理アドレスの概念の説明図である。
- 【図11】実施の形態の論理 物理アドレス変換テーブルの管理形態の説明図である。
- 【図12】実施の形態の論理-物理アドレス変換テーブルの構造の説明図である。
- 【図13】実施の形態のメモリカードのフラッシュメモリ容量/ブロック数/1ブロックの容量/1ページの容量/論理-物理アドレス変換テーブルのサイズの関係の説明図である。
- 【図14】実施の形態のメモリカードのディレクトリ構造の説明図である。

【図1】

【図15】FAT構造の説明図である。

【図16】FATによるクラスタ管理形態の説明図である。


- 【図17】ディレクトリの内容の説明図である。
- 【図18】 サブディレクトリ及びファイルの格納形態の 説明図である。
- 【図19】実施の形態の情報処理装置とメモリカードの インターフェース構成の説明図である。
- 【図20】実施の形態の情報処理装置の複数のメモリカードへのアクセス管理構造の説明図である。
- 【図21】実施の形態の複数のメモリカードについての FAT構造の説明図である。
- 【図22】実施の形態のメモリカードへの記録再生アクセス処理のフローチャートである。
- 【図23】実施の形態の複数のメモリカードに記録されるファイル例の説明図である。
- 【図24】実施の形態のメモリカードへの記録アクセス 処理のフローチャートである。
- 【図25】実施の形態の複数のメモリカードに記録されるファイル例の説明図である。


【符号の説明】

1 情報処理装置、2 表示部、3 a、3 b、3 c 操作子、4 スピーカ、5 マイクロホン、6 撮像部、7 メモリスロット、8 IEEE1394端子、9 USB端子、10 ヘッドホン端子、11 ライン入力端子、12 ライン出力端子、21 システムコントローラ、22 CPU、23 フラッシュROM、24 D-RAM、25 USBインターフェース、26 IEEE1394インターフェース、27 表示制御部、28 メモリカードインターフェース、29 オーディオインターフェース、70 メモリカード

(JEEE) 394 (JEEE) 395 (JEEE) 395 (JEEE) 396 (JEEE


1 (情報処理装置)






[図7]

ファイルシステム処理階層






ファイル名1本分のディレクトリの構造。() はパイト数。

	7-11.42 (8)	世路子/3)	PRI Att (1.)	ルサーブリ の	DS 40 (2)	日付(2)	先頭クラスタ(2)	++ 1 T (4)
- 1	27-11/15(0)	27 DX 1 /3/	海性(1)	1,2,2,110	MAL X1 /51	D 14 (2)	JUMA D D A D NO	1 1 1 1 1 1 1


【図17】

特開平13-325127




(17)

【図6】




[図10]




データ更新処理前

データ更新処理後



論理アドレス順に、対応する物理アドレスを格納する。

【図12】 論理/物理アドレス変換デーブル



【図13】

フラッシュメモリ 容量	プロック数	1 プロックの 容量	1 ページの 容量	論理/物理アドレス 変換テーブルサイズ
4MB	512 (1セグメント)	8KB (16page)	(512+16) B	IKB (2page)
8MB	1024 (2セグメント)	8KB (16page)	(512+16) B	2KB (4page)
1 6M/B	2048 (4セグメント)	8KB (16page)	(512+16) B	4KB (8page)
	1024(2セグメント)	16KB (32page)	(512+16) B	2KB (4page)
3 2MB	2048 (4セグメント)	16KB (32page)	(512+16) B	4KB (8page)
64MB	4096 (8セグメント)	16KB (32page)	(5 1 2 + 1 6) B	8KB (16page)
128MB	8192 (1 5セグメント)	16KB (32page)	(5 1 2 + 1 6) B	16KB (32page)


【図14】

ディレクトリの構成




[図16]


FAT概念図



【図18】



[図20]



【図19】

